メモリマップ

これは、SNES にのみ適用可能なメモリマップである。

"LoROM", "HiROM" 等の異なる種類のカートリッジが アドレスバス A に配置される。 カートリッジは、/CART 信号がアクティブな時に反応する。 どちらのバスのアドレスにも反応できるが、 片方はマップされない。 同様に、拡張ポートにデバイスが接続された時、 アドレスバス B の何もマップされていないレジスタに反応するだろう。

WRAM は、/WRAM 信号がアクティブな時はアドレスバス A に、 レジスタ 0x2180 〜 0x2183 を通してアドレスバス B に配置される。

APU は、アドレスバス B の 0x40 〜 0x7F に配置される。

PPU1 と PPU2 は、アドレスバス B の 0x2100 〜 0x213F に配置される。

表の、"スピード" 列はその領域のメモリのアクセス速度を表す。 SNES のマスタークロックは約 21MHz である (おそらく、1.89e9/88 Hz に近い)。 CPU の内部動作サイクルは常に 6 マスターサイクルで、 Fast メモリアクセスサイクルは 6 マスターサイクル、 Slow メモリアクセスサイクルは 8 マスターサイクル、 XSlow メモリアクセスサイクルは 12 マスターサイクルかかる。

注 1 : 内部 CPU レジスタ用のアドレスは、 アドレスバス A の外にある可能性があり、 CPU はデータバスを無視する。 データバスが全てのメモリ領域を無視するかということと、 これらのアドレスが実際にレジスタなのかは不明。 同様に、CPU の書き込みがデータバスに現れるのかどうかも不明。 現在のところ、アドレスと書き込みはバスに現れるだろうと 考えられている。読み込みは現れたり現れなかったりする。 実際にマップされているレジスタのビットのみがデータバスで無視される。 (例えば、データバスは 0x4211 のビット 7 だけを無視する)

注 2 : CPU レジスタ 0x420D のビット 0 がセットされている時、 スピードは Fast になり、セットされていない場合は Slow になる。

Mode 20: LoROM メモリモデル (32k バンク) - 最大 24Mbit †

Mode 21: HiROM メモリモデル (64k バンク) - 最大 48Mbit †

SPC 700 †